[COVID-19] ファームロジックスは、お客様および私共スタッフの安全と、最高水準の業務効率のため、クラウド基盤、ネット会議電子契約等を全面的に採用しています。

ファームロジックスでは、半導体メーカー経験の技術者が、ディジタルシグナルプロセッサ(DSP)から IoT(モノのインターネット)、AI(人工知能)まで、組込ソフトウェアを中心に、お客様の技術導入や御社内トレーニングをお手伝いします。

 家族で遊ぼう、勉強しよう!

ファームロジックスでは、小中学生向けの電子工作、プログラミング、その他学習のための記事を提供させて頂いております。大人の方のお手伝いも必要かと思いますが、時節柄、御参考頂ければ幸いです。

電子工作会のプレゼンを公開!

以前、Arduino を使った電子工作会を開催しましたが、その時に作成したプレゼンテーション資料(150ページ)が眠っていましたので、公開させて頂きます。人気の Arduino(アルデュイーノ)マイコンの紹介から、工具と部品の揃えかた、電子回路の基礎、初歩のハンダ付けまで、内容は盛りだくさんです。商利用を除き、原則として御自由にお使いください。(ライセンスは CC BY-NC-SA 4.0 とします。)

こんなお客様をお手伝いします

「うちは組込ソフト設計者がいないので…」、「何から始めたら良いか分からない…」。そんなお客様をお手伝いします。得意技術を持ち寄り、ビジネスパートナーの全てで Win-Win の関係を築いてまいります。

  • 組込設計のラピッド・プロトタイピング(迅速な試作)をいたします。
  • 技術課題に対する最新のソフトウェア技術と解決法を提案いたします。
  • メーカーや特約店に頼れない中小規模のお客様をサポートいたします。
     2020年: 半導体特約店を頼れない時代に

ファームロジックスの 3つの約束

  1. 御社のために作り上げます
    • お客様の現場が抱える問題は多様です。お話を伺い、実際に現場を拝見し、最適な解法を紹介いたします。ファームロジックスは、出来合いの製品をそのままお渡ししません。
    • もし、ハコモノを御希望の場合、信頼できる他社製品を紹介いたします!
  2. 全てを御社にお見せします
    • 設計に使用している部品、回路図、ソフトウェア、参考とした外部技術資料を開示いたします。
    • パートナーや協力会社の優れた技術や製品には、最大限の敬意を払います。私共が作り上げたように見せかけることは致しません。
  3. コストは最小限にします
    • お客様のニーズや使用頻度に最適な、世界先端のサービスや製品を紹介いたします。高額で不適切な、あるいは時代遅れの技術は提案いたしません。
    • 何かを決めてしまう前に、お支払いになる前に、まずは御相談ください。デバイスや開発環境の選定でプロジェクトの成否が決まる、と言っても過言でありません。(御相談は無料です)

こんな御相談を承ります

小さな試作や設計支援など、お気軽に御相談ください。(contact@flogics.com

最近のブログ

臨時休業のお知らせ

We will take a temporary closure on Sep. 29. 9月29日は臨時休業とさせて頂きます。御不便をおかけしますが、御理解を賜りますよう、よろしくお願い申し上げます。 ファームロジックス代表 横山

[小話] Mac OS の Time Machine が終わってからスリープさせる小技

A trivial tip to let Mac OS sleep after a Time Machine job completed. Mac OS には、Time Machine という自動バックアップ機能があり、これはこれで便利なものです。 一つ難点は、仕事中にいきなりバックアップが始まってしまい、「頼む、でかい作業ファイルを作っている最中に自動バックアップしないでくれ!」と慌てることも多… 続きを読む »

2020/07/20 カテゴリー: Mac OS

[小話] モデムのピーヒャラララを覚えてますか?

Do you remember telephone line modem sounds? 今日は小話です。 古い話で恐縮ですが、パソコン通信や、ISDN 以前のインターネットを御存知の方は、1200bps の V.22 モデムとか V.32、V.90 とかいう規格も御記憶ではないでしょうか。 当時は通信することが目的で、モデムのピーヒャララという音について真剣に考えたことはありませんでしたが、あの… 続きを読む »

AXI4 バスマスタを Briey SoC に追加してみた

Added an AXI4 bus master (DMA) to Briey, RISC-V SoC written by SpinalHDL. 久しぶりの投稿です。先日、TinyFPGA BX で、AXI4 クロスバ付きの VexRiscv SoC を動かしてみました。今回は重い腰を上げて、この AXI4 クロスバに新しいバスマスタ(つまり DMA)を設計して繋いでみましょう。 今回はデータの… 続きを読む »

TinyFPGA BX で、AXI4 クロスバ付きの VexRiscv SoC を動かしてみた

Running VexRiscv SoC with AXI4 crossbar on TinyFPGA BX. 前回まで、VexRiscv プロジェクトで公開されている Murax という SoC で遊んで来ました。Murax は非常に小型の SoC 実装例(デモ)となっていて、小さな論理規模で実装できるのがポイントです。しかしながら、私は今後、この SoC に CPU 以外のバスマスタ(DMA)… 続きを読む »

VexRiscv SoC Murax に、SPI ペリフェラルを追加してみた

Added SPI Peripheral functionality to Murax (free RISC-V SoC). 以前、TinyFPGA BX 上で動作する VexRiscv SoC Murax に PWM 機能を追加してみましたが、今回はもう少し実用的なペリフェラルとして、SPI ペリフェラルインターフェイスを追加してみました。目的の一つとして、クロックドメインをまたぐ設計を少し勉強… 続きを読む »