臨時休業のお知らせ
We will take a temporary closure on Sep. 29. 9月29日は臨時休業とさせて頂きます。御不便をおかけしますが、御理解を賜りますよう、よろしくお願い申し上げます。 ファームロジックス代表 横山
[小話] Mac OS の Time Machine が終わってからスリープさせる小技
A trivial tip to let Mac OS sleep after a Time Machine job completed. Mac OS には、Time Machine という自動バックアップ機能があり、これはこれで便利なものです。 一つ難点は、仕事中にいきなりバックアップが始まってしまい、「頼む、でかい作業ファイルを作っている最中に自動バックアップしないでくれ!」と慌てることも多… 続きを読む »
[小話] モデムのピーヒャラララを覚えてますか?
Do you remember telephone line modem sounds? 今日は小話です。 古い話で恐縮ですが、パソコン通信や、ISDN 以前のインターネットを御存知の方は、1200bps の V.22 モデムとか V.32、V.90 とかいう規格も御記憶ではないでしょうか。 当時は通信することが目的で、モデムのピーヒャララという音について真剣に考えたことはありませんでしたが、あの… 続きを読む »
Nordic nRF5340 と nRF Connect SDK にハマる
Struggled to run Bluetooth Throughput demo on Nordic nRF5340. 久々の投稿です。 今回は、Nordic Semiconductor 社（以下 Nordic）の比較的新しいチップを搭載した、nRF5340 PDK（Preview Development Kit）を動かしてみたレポートです。 今まで、Nordic の評価ボードを、同社の（旧来… 続きを読む »
pistreaming を OpenCV でキャプチャできるようにした
Wrote a small but helpful (I hope) video capturing OpenCV framework for pistreaming. 以前、pistreaming というツールを使って監視カメラを作ったことがあります。pistreaming は、性能の高くない Raspberry Pi Zero W 上でも軽快に動作し、ウェブブラウザから閲覧でき、遅延も小さな優… 続きを読む »
TinyFPGA BX の SPI ROM 上で RISC-V のプログラムを直接実行する
Running code on SPI ROM of TinyFPGA BX with VexRiscv (small) Briey SoC, or XiP (execute-in-place) in short. 前回は、VexRiscv 上の RISC-V SoC に AXI4 のバスマスタを追加してみましたが、今回はその逆に、AXI4 のバススレーブを追加してみました。それだけでは面白くない… 続きを読む »
AXI4 バスマスタを Briey SoC に追加してみた
Added an AXI4 bus master (DMA) to Briey, RISC-V SoC written by SpinalHDL. 久しぶりの投稿です。先日、TinyFPGA BX で、AXI4 クロスバ付きの VexRiscv SoC を動かしてみました。今回は重い腰を上げて、この AXI4 クロスバに新しいバスマスタ（つまり DMA）を設計して繋いでみましょう。 今回はデータの… 続きを読む »
TinyFPGA BX で、AXI4 クロスバ付きの VexRiscv SoC を動かしてみた
Running VexRiscv SoC with AXI4 crossbar on TinyFPGA BX. 前回まで、VexRiscv プロジェクトで公開されている Murax という SoC で遊んで来ました。Murax は非常に小型の SoC 実装例（デモ）となっていて、小さな論理規模で実装できるのがポイントです。しかしながら、私は今後、この SoC に CPU 以外のバスマスタ（DMA）… 続きを読む »
VexRiscv SoC Murax に、SPI ペリフェラルを追加してみた
Added SPI Peripheral functionality to Murax (free RISC-V SoC). 以前、TinyFPGA BX 上で動作する VexRiscv SoC Murax に PWM 機能を追加してみましたが、今回はもう少し実用的なペリフェラルとして、SPI ペリフェラルインターフェイスを追加してみました。目的の一つとして、クロックドメインをまたぐ設計を少し勉強… 続きを読む »
[SpinalHDL] FPGA に JTAG 機能を載せて Python から制御する
Deployed JTAG functionality of SpinalHDL on TinyFPGA BX and controlled it by Python. いままで、TinyFPGA BX に PWM 機能を載せてみたり、RISC-V を JTAG デバッグしてみたりしてきましが、今回は RISC-V を使わずに JTAG 機能だけを評価してみることにしました。JTAG というとマイ… 続きを読む »